СОДЕРЖАНИЕ

Глава 4. Запоминающие устройства.............................................................................................................175
§ 4.1. Основные сведения. Система параметров. Классификация...................................................... 175
Важнейшие параметры ЗУ............................................................................................................................... 176
Классификация ЗУ............................................................................................................................................. 178
§ 4.2. Основные структуры запоминающих устройств......................................................................... 182
Структура 2D....................................................................................................................................................... 182
Структура 3D....................................................................................................................................................... 184
Структура 2DM................................................................................................................................................... 186
Память с последовательным доступом..................................................................................................... 187
Видеопамять........................................................................................................................................................ 187
Буфер FIFO......................................................................................................................................................... 189
Кэш-память.......................................................................................................................................................... 190
§ 4.3. Запоминающие устройства типа ROM(M). PROM. EPROM, EEPROM ..................................195
Масочные ЗУ .......................................................................................................................................................195
ЗУ типа PROM .....................................................................................................................................................197
ЗУ типов EPROM и EEPROM ..........................................................................................................................200
Импульсное питание ROM .............................................................................................................................204
§ 4.4. Флэш-память.............................................................................................................................................205
Память типа Bulk Erase....................................................................................................................................209
Флэш-память с несимметричной блочной структурой............................................................................211
Файловая Флэш-память......................................................................................................................................213
Память типа StrutaFlash .................................................................................................................................216
§ 4.5. Использование программируемых ЗУ для решения задач обработки информации.........217
Реализация логических (переключательных) функций.........................................................................218
Реализация конечных автоматов....................................................................................................................219
Воспроизведение арифметических операции и функциональных зависимостей.........................219
§ 4.6. Статические запоминающие устройства ........................................................................................221
Запоминающие элементы статических 3У ...............................................................................................222
Выходной каскад с третьим состоянием ....................................................................................................223
Внешняя организация и временные диаграммы статических ЗУ .......................................................224
Искусственная энергонезависимость статических ..................................................................................226
§ 4.7. Динамические запоминающие устройства — базовая структура ...........................................229
Запоминающие элементы.............................................................................................................................. 229
Усилители-регенераторы.................................................................................................................................230
Мультиплексирование шины адреса. ..........................................................................................................233
Внешняя организация и временные диаграммы ......................................................................................233
Схема динамического ЗУ ................................................................................................................................234
§ 4.8. Динамические запоминающие устройства повышенного быстродействия ........................236
Вариант FPM........................................................................................................................................................ 237
Структуры типа EDORAM.............................................................................................................................. 238
Структуры типа BEDORAM ............................................................................................................................238
Структура типа MDRAM ................................................................................................................................ 239
Структуры типа SDRAM ................................................................................................................................ 239
Структуры типа RDRAM ................................................................................................................................ 241
Структура DRDRAM ..........................................................................................................................................242
Структура типа CDRAM ................................................................................................................................. 243
§ 4.9. Регенерация данных в динамических запрминающих устройствах ......................................243
§ 4.10. Заключительные замечания ............................................................................................................245
Глава 5.Микропроцессорные БИС/СБИС и их применение в микропроцессорных системах..249
§ 5.1. Микропроцессорные комплекты БИС/СБИС. Структура
и функционирование микропроцессорной системы. Микроконтроллеры......................................249
Микроконтроллеры............................................................................................................................................252
§ 5.2. Управление памятью и внешними устройствами.
Построение модуля памяти............................................................................................................................255
Модуль памяти....................................................................................................................................................257
Сигналы управления.........................................................................................................................................258
Виды обмена.........................................................................................................................................................259
§ 5.3. Микропроцессор серии 1821 (Intel 8085A)...................................................................................260
Структура микропроцессора K182IBM85A................................................................................................260
Блок регистров................................................................................................................................................... 262
Синхронизация и последовательность действий МП ............................................................................267
Система прерывании.........................................................................................................................................270
Система команд МП......................................................................................................................................... 273
Пример выполнения команды........................................................................................................................281
§ 5.4. Схемы подключения памяти и внешних устройств
к шинам микропроцессорной системы........................................................................................................282
Анализ нагрузочных условий.........................................................................................................................289
Согласование временных диаграмм МП и ЗУ..........................................................................................290
Схемы реализации безусловного программного ввода/вывода.........................................................293
Схемы реализации условного программного ввода/вывода...............................................................296
Глава 6, Интерфейсные БИС/СБИС микропроцессорных комплектов.............................................299
§ 6.1. Интерфейсы микропроцессорных систем......................................................................................299
Интерфейс (шина) Microbus............................................................................................................................299
Интерфейс И-41..................................................................................................................................................300
§ 6.2. Шинные формирователи и буферные регистры..........................................................................302
Шинные формирователи.................................................................................................................................302
Буферные регистры..........................................................................................................................................304
§ 6.3. Параллельные периферийные адаптеры......................................................................................306
Режим 0..................................................................................................................................................................309
Режим 1...................................................................................................................................................................309
Режим 2...................................................................................................................................................................312
§ 6.4. Программируемые связные адаптеры.............................................................................................315
Структура ПСА....................................................................................................................................................320
Выводы и сигналы ПСА...................................................................................................................................321
Передатчик ПСА................................................................................................................................................323
Приемник ПСА...................................................................................................................................................323
§ 6.5. Программируемые контроллеры прерываний............................................................................329
Вложенные прерывания с фиксированными приоритетами входов..................................................329
Прерывания с круговым (циклическим) приоритетом.........................................................................329
Структура ПКП...................................................................................................................................................331
Каскадное включение контроллеров............................................................................................................337
§ 6.6. Контроллеры прямого доступа к памяти.......................................................................................338
Структура и функции КПДП..........................................................................................................................340
Выводы и сигналы контроллера...................................................................................................................345
§ 6.7. Программируемые интервальные таймеры.................................................................................348
Структура ИС ВИ54...........................................................................................................................................348

<<<Предыдущая страница Следующая страница>>>