СОДЕРЖАНИЕ

Глава 7. Программируемые логические матрицы,
программируемая матричная логика, базовые матричные кристаллы............................................357
§ 7.1. Вводные замечания.................................................................................................................................357
§ 7.2. Программируемые логические матрицы и программируемая
матричная логика (ПЛМ и ПМЛ).................................................................................................................358
Программируемые логические матрицы..................................................................................................358
Схемотехника ПЛМ...........................................................................................................................................359
Подготовка задачи к решению с помощью ПЛМ....................................................................................361
Программирование ПЛМ................................................................................................................................362
Упрощенное изображение схем ПЛМ...........................................................................................................363
Воспроизведение скобочных форм переключательных функций......................................................364
Программируемая матричная логика.........................................................................................................367
Функциональные разновидности ПЛМ и ПМЛ.........................................................................................368
Схемы с программируемым выходным буфером...................................................................................368
Схемы с двунаправленными выводами......................................................................................................370
Схемы с памятью................................................................................................................................................371
ПМЛ с разделяемыми конъюнкторами......................................................................................................372
ПМЛ серии К1556..............................................................................................................................................373
Пример подготовки задачи к решению с помощью ПМЛ....................................................................375
Пример более сложной структуры PLD......................................................................................................377
§ 7.3 Базовые матричные кристаллы (вентильные матрицы
с масочным программированием) ...............................................................................................................380
Классификация БМК..........................................................................................................................................383
Параметры БМК.................................................................................................................................................388
Глава 8. Современные и перспективные БИС/СБИС со сложными программируемыми и репрограммируемыми структурами (FPGA, CPLD, FLEX, SOC и др.) ...............................................391
§ 8.1. Общие сведения........................................................................................................................................391
Классификация по конструктивно-технологическому типу программируемых элементов ....392
§ 8.2. Программируемые пользователем вентильные матрицы (FPGA).........................................397
Логические блоки FPGA...................................................................................................................................398
Блоки ввода/вывода FPGA...............................................................................................................................402
Системы межсоединений FPGA.....................................................................................................................404
Области применения FPGA и других СБИС ПЛ........................................................................................410
Построение реконфигурируемых систем...................................................................................................410
Задачи логической эмуляции.........................................................................................................................410
Построение динамически реконфигурируемых систем.........................................................................411
Обогащение цифровой элементной базы....................................................................................................412
§ 8.3. Сложные программируемые логические схемы (CPLD) и СБИС
программируемой логики смешанной архитектуры (FLEX и др.)......................................................412
Функциональные блоки CPLD...........................................................................................................................413
Системы коммутации CPLD.............................................................................................................................413
CPLD MAX 7000...................................................................................................................................................415
Микросхемы семейства FLEX 10K.................................................................................................................421
Логический элемент..........................................................................................................................................423
§ 8.4. СБИС программируемой логики типа "система на кристалле".............................................425
Семейство СБИС типа APEX 20K/KE...........................................................................................................427
Семейство СБИС типа Virtex..........................................................................................................................428
§ 8.5. Параметры и популярные семейства СБИС программируемой логики .............................431
Уровень интеграции (сложность)...................................................................................................................431
Быстродействие СБИС......................................................................................................................................432
§ 8.6. Интерфейс JTAG. Периферийное сканирование.
Программирование в системе (1SP). Конфигурирование СБИС ПЛ..................................................439
Интерфейс JTAG и периферийное сканирование...................................................................................439
Программирование в системе.......................................................................................................................442
Требования к числу допустимых для микросхемы циклов репрограммирования ......................443
Настройка микросхем программируемой логики...................................................................................443
Глава 9. Методика и средства проектирования цифровых устройств..............................................445
§ 9.1. Общие сведения.......................................................................................................................................445
Классификация цифровых ИС с точки зрения методов проектирования.........................................446
Области применения СпИС различных типов...........................................................................................448
§ 9.2. Пример "ручного" проектирования цифрового устройства
с использованием программируемой матричной логики (ПМЛ)......................................................451
Первый этап проектирования .......................................................................................................................445
Второй этап проектирования .........................................................................................................................455
Третий этап проектирования .........................................................................................................................455
Четвертый этап.................................................................................................................................................. 457
Последний этап проектирования................................................................................................................. 457
§ 9.3. Методика и средства автоматизированного проектирования цифровых устройств ........458
Средства описания проекта............................................................................................................................ 459
Языки низкого уровня...................................................................................................................................... 460
Языки высокого уровня................................................................................................................................... 460
Разделение устройства на операционный блок и блок управления ..................................................460
Этапы проектных процедур ...........................................................................................................................461
Основные сведения о языке VHDL............................................................................................................... 464
Синтаксические конструкции и основные понятия языка.................................................................... 465
Описание проекта на языке VHDL................................................................................................................ 466
Примеры поведенческих описаний элементов на языке NHDL........................................................ 467
Структурный и поведенческий варианты описания проекта.............................................................. 468
О возможностях и средствах описания типовых узлов цифровой техники ..................................469
§ 9.4. Пример автоматизированного проектирования цифрового
устройства с использованием языков описания аппаратуры...............................................................473
Первый этап. Рассмотрение ТЗ на разрабатываемое устройство.......................................................473
Второй этап. Разработка обшей структуры операционного блока......................................................474
Третий этап. Описание работы управляющего автомата.....................................................................476
Пояснения к синтаксису AHDL и VHDL программ устройства управления ...................................478
Четвертый этап. Компиляция проекта и основные параметры устройства ...................................484
Пятый этап. Тестирование проекта.............................................................................................................485
Шестой этап. Автоматическое определение временных характеристик устройства ...................487
Седьмой этап. Практическое использование результатов проектирования....................................487
Глоссарий.............................................................................................................................................................489
Дополнение. Словарь иностранных сокращений и терминов..............................................................502
Принятые сокращения......................................................................................................................................507
Литература............................................................................................................................................................511
Предметный указатель.....................................................................................................................................515

<<<Предыдущая страница